(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2003-513606 (P2003-513606A)

(43)公表日 平成15年4月8日(2003.4.8)

(51) Int.Cl.7		識別記号	FΙ		テ	~7]-ド(参考)
H 0 2 M	3/28		H02M	3/28	F	5H006
•					R	5H730
	7/21			7/21	Α	

審查請求 未請求 予備審查請求 有 (全 29 頁)


(21)出願番号	特願2001-535293(P2001-535293)	(71)出願人	エリクソン インコーポレイテッド
(86) (22)出顧日	平成12年11月2日(2000.11.2)		ERICSSON INC.
(85)翻訳文提出日	平成14年5月1日(2002.5.1)		アメリカ合衆国 テキサス州 75024,
(86)国際出願番号	PCT/US00/41958		プラノ, エムエス イーブイダブリュー
(87)国際公開番号	WO01/033709		2-シー-2, レガシー 6300
(87) 国際公開日	平成13年5月10日(2001.5.10)		6300 Legacy, MS EVW 2
(31)優先権主張番号	09/434, 777		-C-2, Plano, TX 75024,
(32)優先日	平成11年11月5日(1999.11.5)		United States of A
(33)優先権主張国	米国 (US)	ł	merica .
		(74)代理人	弁理士 大塚 康徳 (外3名)

最終頁に続く

(54) 【発明の名称】 同期整流の外部駆動方式

(57)【要約】

DC-DCパワー・コンパータ用の自己駆動の同期整流 回路(50)。この回路は、一次変圧器(16)、一次 変圧器(16)に接続された第1の同期整流器(SQ 1)、一次変圧器(16)に接続された第2の同期整流 器(SQ2)、外部駆動回路(18)を備えている。こ の回路はまた、第2の同期整流器(SQ2)に制御可能 に接続された複数のスイッチ(SQ3, SQ4)を備え ている。外部駆動回路(18)は、ターンオフ信号を両 方の同期整流器(SQ1, SQ2)に提供する。第1の 同期整流器(SQ1, SQ2)に提供する。第1の 同期整流器(SQ1)のターンオン信号は一次変圧器 (16)によって提供され、第2の同期整流器(SQ 2)のターンオン信号は外部駆動回路(18)によって 提供される。



【請求項1】 DC-DCパワー・コンバータ用の外部駆動の同期整流回路

一次及び二次巻線を有し、前記二次巻線が第1の端子と第2の端子とを有する 一次摩任祭と、

前記一次変圧器の前記第2の端子に動作可能に接続された第1の同期整流器と

前記-次変圧器の前記第1の端子に動作可能に接続された第2の同期整流器と

前記一次変圧器の一次巻線に動作可能に接続され、前記第1及び第2の同期整 流器にターンオフ信号を提供するように構成された外部駆動回路と、

前記第2の同期整流器に動作可能に接続された第1の駆動回路と、を備えており。

前記第1の駆動回路が、前記第2の同期整流器にターンオン信号を提供するように構成されていることを特徴とする、外部駆動の同期整流回路。

【請求項2】 前記第2の同期整流器に動作可能に接続されており、これにより前記第2の同期整流器にターンオン信号を提供するように構成されている、第2の駆動回路を更に備えることを特徴とする、請求項1に記載の外部駆動の同
超整态回路

「請求項3】 前記第1の駆動回路が、

前記第2の同期整流器に動作可能に接続された第1のスイッチと、

前記第2の同期登流器に動作可能に接続された第2のスイッチと、を備えており。

これにより前記第1及び第2のスイッチが、前記駆動回路と前記第1の同期整 流器のインパータとを1つにまとめることにより、単純な整流方式を提供するの に使用されていることを特徴とする、請求項2に記載の外部駆動の同期整流回路

【請求項4】 前記第2の駆動回路が、

前記第1の周期整流器に動作可能に接続された第3のスイッチと、

記算2の端部に接続されていることを特徴とする、請求項4に記載の外部駆動の 同期登録回路。

【請求項9】 出力電圧端子及び戻り電圧端子と、

前記一次変圧器の前記二次巻線の前記第1の端部及び前記出力電圧端子と直列 に接続された第1のインダクタと、

前記出力電圧端子及び前記戻り電圧端子と並列に接続されたコンデンサと、を 更に備えることを特徴とする、請求項1に記載の外部駆動の同期登流回路。

【請求項10】 前記タイミング変圧器の前記二次巻線が、前記戻り電圧場 子に接続されたセンター・タップを備えることを特徴とする、請求項5に記載の 外部駆動の同期登流回路。

【請求項12】 前記外部駆動回路が、考えられる加里変調を用いる手段を 更に備えることを特徴とする、請求項1に記載の外部駆動の局場移流回路。

【請求項13】 前記一次変圧器の前記二次巻線が、更にセンター・タップ を備えることを特徴とする、請求項5に記載の外部駆動の同期整流回路。

【請求項14】 出力電圧端子及び戻り電圧端子と、

前記一次変圧器の前記二次巻線の前記センター・タップ及び前記出力電圧端子 と直列に接続されたインダクタと、

前記出力電圧端子及び前記戻り電圧端子と直列に接続されたコンデンサと、を 更に備えることを特徴とする、請求項13に記載の外部駆動の同期整流回路。

【請求項15】 フルブリッジのトポロジーに適用可能であることを特徴とする、請求項1に記載の外部駆動の同期整流回路。

【請求項16】 前記第2のスイッチと直列に接続された第1の抵抗と、前記第4のスイッチと直列に接続された第2の抵抗とを更に備え、これにより前記 第1及び第2の抵抗が前記回路の駆動電流を制限することを特徴とする、請求項4に記憶の外部駆動の同期整流回路。

【請求項17】 前記第2のスイッチ及び前記第1の抵抗の間と直列に接続

前記第1の同期登流器に動作 リ、 特表2003-513606 giなされた第4のスイッチと、を貰えてお

これにより前記第3及び第4のスイッチが、前記駆動回路と前記第1の問期整 流器のインパータとを1つにまとめることにより、単純な整流方式を提供するの に使用されていることを特徴とする、請求項3に記載の外部駆動の同期整流回路

【請求項5】 前記外部駆動回路が、タイミング回路とタイミング変圧器とを備えており、前記タイミング変圧器が一次及び二次巻線を有しており、前記二次巻線が第1の端子と第2の端子とを有しており、これにより前記外部駆動回路が前記第1及び第2の周期整流器にターンオフ信号を提供するように構成されていることを特徴とする、請求項1に記載の外部駆動の同期整流回路。

【請求項6】 前記第1の変圧器の前記第1の端子が、前記一次変圧器の前記二次巻線の第1の端部であり、

前記第1の変圧器の前記第2の端子が、前記一次変圧器の前記二次巻線の第2 の端部であり、

前記第2の変圧器の前記第1の端子が、前記タイミング変圧器の前記二次巻線 の第1の螺部であり、

前記第1の変圧器の前記第2の端子が、前記タイミング変圧器の前記二次巻線 の第2の連部であり、

前記第1及び第2の同期整流器がMOSFETを含むことを特徴とする、請求 項5に記載の外部駆動の同期整流回路。

【請求項7】 前記第1及び第2のスイッチがゲートを有するMOSFETを含み、前記第1のスイッチの前記ゲートが前記タイミング変圧器の前記第1の 建部に接続されており、前記第2のスイッチの前記ゲートが前記一次変圧器の前 記第1の場部に接続されていることを特徴とする、請求項3に記載の外部駆動の 同期際第回路。

【請求項8】 前記第3及び第4のスイッチがゲートを有するMOSFET を含み、前記第3のスイッチの前記ゲートが前記タイミング変圧器の前記第2の 端部に接続されており、前記第4のスイッチの前記ゲートが前記一次変圧器の前

された第5のスイッチと、

前記第4のスイッチ及び前記第2の抵抗の間と直列に接続された第6のスイッチと、を更に備えており、

これにより前記第5及び第6のスイッチが、前記第1及び第2の問期整流器の ゲート電圧をそれぞれ制限することを特徴とする、請求項16に記載の外部駆動 の同期整流回路。

【請求項18】 前記第5及び第6のスイッチがゲートを有するMOSFE Tであり、前記第5及び第6のスイッチのゲートが電圧源に接続されていること を特徴とする、請求項17に記載の外部駆動の同期登流回路。

【請求項19】 前記タイミング変圧器の前配二次巻線が第1及び第2の副巻線を備え、前記第1の副巻線が第1の端子及び第2の端子を有し、前記第2の副巻線が第1の端子及び第2の端子を有することを特徴とする、請求項6に記数の外部駆動の周期幕流回路。

【請求項20】 入力端及び出力端を有する第1のダイオードと、

入力錯と出力端とを有する第2のダイオードと、

第1及び第2の端子を有する第1のコンデンサと、

第1及び第2の端子を有する第2のコンデンサと、を更に描えており、

これにより前記回路が従来の半波及び全波整流の構成に適用され得ることを特像とする、請求項19に記載の外部駆動の同期整流回路。

【請求項21】 前記第1のダイオードの前記出力竭が前記第1のスイッチ に直接接続されており、

前記第2のダイオードの前記出力盛が前記第3のスイッチに直接接続されてお い

前記第1のコンデンサが前記第1のコンデンサの前記第1の端子に直接接続され、前記第1のコンデンサの前記第2の端子が前記第1の副巻線の前記第1の端子に接続されており、

前配第2のコンデンサが前配第2のコンデンサの前配第1の端子に直接接続され、前記第2のコンデンサの前配第2の端子が前記第1の副巻線の前配第1の端子に接続されており、

これにより前記第1及び第2の登録 記電圧が、電圧オーバーシュートをなくすように制限されることを特徴とする、請求項20に記載の外部駆動の同期 窓流向路。

【請求項22】 一次変圧器、第1及び第2の同期整流器、外部駆動回路、 駆動回路、及び出力端子を有する外部駆動の同期整流回路を用いて、DC-DC パワー・コンパータの変動するDC信号を整流する方法であって、

変動するDC信号を前記一次変圧器に提供して、前記第1及び第2の同期登流 器に対するターンオフ・タイミングを提供するステップと、

変動するDC信号を前記外部駆動回路に提供して、前記第1及び第2の同期整 流器に対するターンオフ・タイミングを提供するステップと、

前記第1及び第2の同期整流器で利用する前黄信号を反転するステップと、 前記反転された信号を前記出力端子に提供するステップと、を備えることを特 僚とする、方法。

【請求項23】 第1の電圧リミッタで前記第1の同期整流器を制御するステップと、

第2の電圧リミッタで前配第2の間期整流器を制御するステップと、を更に備 えることを特徴とする、請求項22に記載の方法。

【請求項24】 第1のコンデンサで電圧オーパーシュートを制御するステップと、

第2の電流リミッタで電圧オーバーシュートを制御するステップと、を更に備えることを特徴とする。請求項22に記載の方法。

【請求項25】 第1の電流制限抵抗で電流を制限するステップと、

第2の電流宣言抵抗で前記電流を制限するステップと、を更に備えることを特 僚とする、籍求項22に記載の方法。

Lossiess Synchronous Rectifier Gate Driveという既名の米国特許第5.27 4.543号を参照せよ。これらのタイプのコンパータでは、二次登線の電力変 換信号は、扱少の変更で同期整流器を直接駆動するのに適合した形状及びタイミ ングとなる。

[0005]

ハードスイッチのハーフブリッジ (HB) 及びフルブリッジ (FB) の整流器 のようなトポロジー、ブッシュブルのトポロジー、並びに非 "D, 1-D" タイ プのトポロジー (例えば、受動的リセットのクランプ・フォワード) においては 、変圧器の衛圧は、自己駆動の同期を流を実現するには望ましくない、認識可能 なゼロ電圧区間を有している。結果として、これらの回路トポロジーと共に外部 駆動回路を使用する必要がある。同期整流器を駆動するのに変圧器の電圧を使用 することは、同期整流器に使用されるMOSFETの非並列 (anti-parallel) の寄生ダイオードが、フリーホイール区間の有意な部分で導通することとなり、 モジュールの効率に悪影響を与え、好ましくない。共振リセット・フォワードに 対する、ある種の自己駆動の実現が報告されている。IEEE APEC 1994 Proceedin gsの786-792ページのMurakami, N. 等の "A highly efficient, low-profile 300 別 power pack for telecommunications systems"及び、IEEE APEC 1995 Proce edingsの297-302ページのYamashita, N. 等の "A compact highly efficient 50 W on board power supply module for telecommunications systems"を参照せ よ。これらの実施態様においては、フリーホイール区間の間に正確なゲート駆動 信号を提供するように、共振リセット区間が調整されている。従って、外部駆動 の実施修様は、多くの場合において同期整流に良好な解決策を提供する。しかし ながら、従来技術の外部駆動の同期際流器は、複雑でかつコストがかかる。

[0006]

非 "D. 1-D" タイプのトポロジーに対する外部駆動方式の実施は、例えば、一次駆動、信号変換器や光カプラに関して、一次側と二次側のインパータ段及び駆動段の間のタイミング情報を転送する、同期整流器の駆動パルスの適切な調整を可能とするタイミング・ネットワークを必要とする。インパータ段は、フリーホイール電流を処理する同期整流器の適切な駆動パルスを生成するのに必要で

【発明の詳細な説明】

[0001]

技術分野

本発明は復してロジックの集積回路に関し、より詳細には、全てのタイプの回路トポロジーに容易に適用できる、DC-DCパワーコンパータ用の簡易型の外部駆動の同期整流方式に関する。更に詳細には、本発明はタイミング回路の複雑性を単純化した同期整流のための方式を提供する。

[0002]

発明の背景

論理集積回路(IC)は、より高い周波数で動作するように動作電圧が低くなっており、システム全体のサイズが縮小されるにつれて、電源の設計に小さく高効率のパワーモジュールが要求されている。効率を改善し電力密度を向上させるための努力の過程において、これらのタイプのアプリケーションには同期整流が必要となっている。低電圧の半導体デバイスが実現可能な技術となるよう進歩するにつれて、ここ10年で同期整流は非常に一般的となった。

[0003]

同期整流は、回路内の登流素子としてのダイオードの代替としてのMOSFETなどの能動素子を使用することに関連している。近年、5ボルト以下の出力電圧用のDC/DCモジュールにおける同期整流器を駆動する望ましい方法として、自己駆動同期方式が棄界で広く用いられるようになってきた。

[0004]

これら自己駆動方式の大部分は、"D, 1—D" (相緒駆動) として一般に知られるタイプの、非常に特殊なトポロジーのセットと共に使用するよう設計されている。Cobos、J.A. 等による、IEEE APEC 98 Proceedingsのページ163~169の"Several alternatives for low output voltage on board converters"を参照せよ。また、1996年12月31にBoxman等に発行された、Self-synchronized Drive Circuit for a Synchronous Rectifier in a Clamped-Mode Power Converterという題名の米国特許第5、590、032号、及び1993年12月28日にLoftusに発行された、Zero-voltage Switching Power Converter with

ある。そのような外部駆動方式の複雑性及びコストは、電子産業が外部駆動の同 期整流器を取り入れるのを抑止してきた。このように、外部駆動の同期整流器の 簡単な実現が望まれている。

[0007]

発明の概要

本発明は外部駆動の両期整流方式が全てのタイプのトポロジーに容易に適用できるという技術的利点を達成するが、これまで有効な外部駆動の同期整流方式が利用できなかった、ブッシュブルのコンパータ、2スイッチのフォワード、一般的なフォワード・コンパータ(ハードスイッチのハーフブリッジ(HB)及びフルブリッジ(FB)の登流器)、及び非"D. 1 ー D"タイプのトポロジー(例えば、受動的リセットのクランブ・フォワード)に特に適用可能である。

[0008]

一つの実施形態では、DC-DCパワー・コンパータ用の外部駆動の同期整流 器が開示されている。この回路は、一次及び二次登線を有する第1の変圧器を有 しており、二次巻線は第1及び第2の端子を有している。この回路は、前記第1 の変圧器の第2の端子に接続されたゲート及び制御端子を有する第1の同期整流 器と、前記第1の変圧器に接続され制御端子を有する第2の同期整流器とを含ん でいる。外部駆動回路は、一次及び二次卷線を有する第2の変圧器を含んでおり、二次巻線は第1及び第2の端子を有している。第1のスイッチは第2の同期整流器の制御端子に制御可能に接続されており、第2のスイッチも第2の同期整流 器の制御端子に制御可能に接続されている。この回路は更に、第1の変圧器の第 1の端子と直列なインダクタと、電圧出力端子と、インダクタと並列なコンデン サとを備えている。第1の同期整流器が第2の変圧器に接続されていないので、 第2の同期整流器だけが外部駆動回路からタイミング情報を受信できる。

[0009]

別の実施形態では、DC-DCパワー・コンパータ用の外部駆動の周期整流回路が開示されている。上記で説明した実施形態と同様なこの回路は、第3及び第4のスイッチを更に備えており、第3のスイッチは第2の同期整流器に接続されており、第4のスイッチは第1の問期整流器に接続されている。各スイッチは、

ゲート、ドレイン及びソースを含んで 第2の変圧器の二次巻線は、電圧出力端子に接続されたセンター・タップを購えている。第1のスイッチのゲートは第2の変圧器の二次巻線の第1の端部に接続されており、第2のスイッチのゲートは第2の変圧器の第2の端部に接続されており、そのため両方のスイッチは外部駆動回路からタイミング信号を受信することができ、これにより両方の同期整流器が外部駆動回路からタイミング情報を受信できる。

[0010]

本発明の他の実施形態は、全波登流器としての実施を含んでいる。更に他の実 施形態は、回路の駆動電流を制限する電流制限抵抗を利用し、ゲート電圧を制限 する追加のスイッチと、同期整流器の両端の電圧のオーバーシュートを扱小にす る追加のコンデンサとを含んでいる。

[0011]

一次巻線及び二次巻線を有し、二次巻線が第1及び第2の端子を有している変圧器を備える外部駆動の同期整流回路を用いて、DC-DCパワー・コンパータの変動するDC信号を整流する方法も開示されている。この方法は、変動するDC信号を変圧器の一次巻線に提供するステップと、二次巻線の第2の端子を通して制御可能に電流を流す第1の同期整流器を提供するステップと、第1の同期整流器を制御する第1のスイッチを提供するステップとを含んでいる。第2の同期整流器を制御する第1のメイッチを提供するステップとを含んでいる。第2の同期整流器は二次巻線の第1の端子を通して制御可能に電流を流し、第1のスイッチは第2の同期整流器を制御し、第1及び第2の同期整流器は二次巻線両端の電圧がほぼゼロであるときに尋過する。

[0012]

本発明の上記の特徴は、添付の図面を参照して以下の説明を検討することにより明確に理解されよう。

[0013]

特に説明しない限り、様々な図における同じ数字及び符号は同様な部品を示す ものとする。

[0014]

好適な実施形態の詳細な説明

2の同期整流器SQ2のゲートに接続されている。図1Aに示されたように、第 2の同期整流器SQ2のゲートを駆動するのにゲート38a及び38bが使用されてもよい。

[0018]

従来技術の第2の例の同期整流回路12が図18に示されており、ここではタイミング情報を両方の同期整流器SQ1及びSQ2に提供するのに外部駆動回路18を利用している。第2の同期整流回路12は、タイミング情報を受信するために、第2の同期整流器32が接続されているのと同様に、第1の同期整流器SQ1のゲートが二次巻接32の第1の端子34に接続されていることを除くと、上記で説明した第1の同期整流回路10と類似している。図1Cは、一次変圧器16両端の電圧に応じて変動する、第1の同期整流器SQ1、第2の同期整流器SQ2、及びスイッチQ1のゲートーソース間の電圧波形を示している。

[0019]

従来技術の同期登流回路10及び12は、切り替えの正確なオン及びオフを保証するため、同期登流器SQ1及びSQ2に必要なタイミングを提供するが、これらの実施修律は複雑でかつ高値である。複雑さとコストのため、従来技術の同期登流回路10及び12は、多くのアプリケーションについて産業的に受け入れられなかった。本発明は、回路の複雑さとコストを低減した外部駆動の同期登流回路の簡単な実施修構を提供する。その上、本発明は、一般的には同期整流回路10及び12の破壞を引き起こす、電流が出力から入力に流れようとするときに、同期登流器SQ1及びSQ2を動作不能とするのをなくすことを含む、他の利点を提供する。

[0020]

本発明は、図2Aの受動的リセット配置を有するフォワード・コンバータ同期 整衆回路50に示されるように、2つのスイッチSQ3及びSQ4からなる第1 の駆動回路52を追加することによって、従来技術の同期整衆回路10及び12 と比較して、複雑さ及びコストを少なくする解決策を提供する。好ましくは、ス イッチSQ3及びSQ4は、同期整衆器SQ1及びSQ2として使用されるMO SFETよりも小さいMOSFETである。スイッチSQ3及びSQ4は、同期 本発明の構成及び方法につい 記明する。従来技術の回路を最初に検討し、その後に本発明のいくつかの好適な実施形態及び代替例を説明し、利点について検討する。

特表2003-513606

[0015]

間期整流方式を一般的なフォワード・トポロジーに適用する際の1つの問題は、フリーホイール段が終了する前にフリーホイール段がオフとなる間に導通する 同期整流器である。その上、同期整流器のMOSFETを用いると、MOSFE Tの非並列寄生ダイオードが導通し、損失が増大する。MOSFETがオン状態を維持し、フリーホイール段全体の間に導通してこれらのタイプのコンパータに対する同期整流方式を効果的に実施し、高い効率を得ることが必要とされる。外部駆動の回路は、同期整流器に対して適切な駆動パルスが生成されることを可能とする。従来技術はフリーホイール電流の問題に対する解決策を確立した。

(0015)

図1A及び1Bを参照すると、一般的なフォワード・トポロジーで使用される 従来技術の外部駆動の同期整流回路10が示されており、図1Cには対応する電 圧波形のタイミング図が示されている。第1の同期整流器SQ1に対するタイミ ング信号は一次変圧器16から得られ、同期整流器SQ2はタイミング信号を外 部駆動回路18から得る。一次変圧器16は、それぞれ20及び22で示す一次 及び二次参籍を有している。

[0017]

このように、同期登流回路10に対するタイミング情報のいくつかは、一次巻線20から二次巻線22に情報を転送することにより得られる。二次巻線22は第1の端子24と第2の端子26とを有している。タイミング情報は、第1の同期整流器SQ1のゲートを第2の端子26に接続することによって第1の同期整流器SQ1に転送される。同様に、第2の同期整流器SQ2は、タイミング回路28及び第2の変圧器30を含む外部駆動回路18からタイミング情報を受信する。第2の変圧器30は、第1の端子34と第2の端子36とを有する二次巻線32を有している。第2の変圧器の一次巻線31は、タイミング情報を受信し、その情報を二次巻線32に転送する。第2の変圧器32の第1の端子34は、第

整流器SQ2を駆動するのに使用される。図2Aに示されたように、インバータ 段及び駆動回路52はスイッチSQ2、SQ3及びSQ4を利用して一つにまと められた。

[0021]

本発明によれば、同期整流器SQ1及びSQ2は、一次変圧器16の電圧が極性を切り替えるときにオフとなる。同期整流器SQ2は、非並列ダイオードD1によってオンとなる。タイミング情報は一次変圧器16から得られるので、タイミング回路18は周期整流器SQ1及びSQ2をオンにするためには使用されない。同期整流器SQ2はタイミング回路18に接続されており、通切なターンオフ・タイミングを提供する。従って、タイミング回路18は、同期整流回路10及び12で使用されたものと比較して、複雑さをかなり低減したものとできる。インダクタしっは、第1の端子24と電圧出力端子48の間と直列に接続されて電流リップルを平滑化し、出力端子48両端のコンデンサCoは出力電圧Voを平滑化する。

[0022]

この外部駆動の同期登流回路50の付加的利点は、追加のスイッチSQ3及びSQ4が、整流器SQ2を駆動するのに使用されるゲート駆動侶号に対するアクティブ・ダンパーとして働くことである。スイッチSQ3及びSQ4は、半導体デバイスの混遊インダクタンス及び出力容量の相互作用により、一次変圧器16の二次巻線22に通常現れる、寄生発振からのパッファを同期整流器SQ2のゲート倡号に提供する。

[0023]

図2 Bは、同期整流器SQ1及びSQ2がいずれも自己駆動型でない、本発明による別の実施形態の同期整流回路55を表わしている。ここでも、スイッチSQ3、SQ4、SQ5及びSQ6で表わされるように、インバータ段及び駆動段は第1及び第2の駆動段52及び57にまとめられている。詳細には、スイッチSQ3及びSQ4は、外部駆動回路18から同期整流器SQ2にターンオフ電圧を提供するのに使用される。一次変圧器16からのタイミング情報のいくつかは、同期整流器SQ1及びSQ2にターンオフ電圧を提供するのに利用される。外

部駆動回路18は整流器SQ1及び、フーンオフ時間だけを提供するので、 、タイミング回路28の複雑さは大いに低速される。

[0024]

本免明を全波整流器と使用する実施態様は、図3に全体を60で表わして示した半波整流器の実施態様と類似している。しかしながら、同期整流器SQ1及びSQ2のターンオフは外部駆動回路(図30には不図示)の二次変圧器からの信号によって決定され、ターンオフ・タイミングは一次変圧器16によって生成される電圧によって決定される。この駆動方式がブッシュブル、ハーフブリッジ、又はフルブリッジ等のトポロジーで実施されると、従来は最終的にはパワー・モジュールを破壊させるパワー・フローの反転となった状態について、興味深い現象が観察される。本免明の全波整流器60は、電流が逆方向に形成されるのを防止する、自動補正メカニズムを備えている。

[0025]

本発明では、パワー・フローの反転がある状態の間に、インダクタL。を流れる電流が減少して負となり、このためアクティブ・スイッチSQ1、SQ2、SQ3及びSQ4を流れる電流と、それらの非並列ダイオードを流れる電流も極性が変わる。従って、スイッチSQ1及びSQ3がオンとなろうとするとき、電流がそれらの非並列ダイオードを流れつづけるのでなにも起こらない。事実上、スイッチSQ1及びSQ3はそれらの非並列ダイオードがオフに切り替わらない限り、オフにはならない。反映された負荷電流と磁化電流の合計がゼロ又はわずかに正であるときに、非並列ダイオードは最終的にオフとなる。このように、相反する状態が全く発生しないように、第2の同期整流器SQ2は一次変圧器16の電圧がゼロに消失するまでオンとならない。据してこの自動補正メカニズムはブッシュブルのトポロジーに対してのみ動作するが、それは他のトポロジーの多くと同様に、スイッチSQ1、SQ2、SQ3及びSQ4のターンオフが同期登流器S01及びSQ2のターンオフを決定しないからである。

[0026]

図4Aは、全体を65で示したフルブリッジ・トポロジー用の外部駆動の同期 整流回路の実施態様を表わしており、フルブリッジ・トポロジーにおけるパワー

回路65の通常の動作をシュートースルー電流が妨害する場合、図48に示されるように、オプションの抵抗R1及びR2が追加され得る。ここでもインバータ段及び駆動段は、スイッチSQ4及びSQ6のpーFET及びSQ3及びSQ5のnーFETデバイスを用いて1つにまとめられている。これらのデバイスのターンオン及びターンオフ特性により、ターンオン及びターンオフの間に外部駆動回路にシュートースルー電流が現れる。pーFETデバイスのスイッチSQ4及びSQ6と直別な制限抵抗R1及びR2の追加は、シュートースルー電流の影響を最少とするであろう。

[0030]

実際のアプリケーションのほとんどで、ゲートのブレークダウン電流を越えないように、ゲート駆動信号を所定の値にクランプする必要がある。同期整流回路10及び12の電圧は、結果として供給電圧となる整流された変圧器のピーク電圧から生成されるが、その供給電圧は入力電圧の変動の影響を受けやすい。ゲート電圧を所定の値に制限する本発明の実施形態が図6に示されている。この実施 態様では、好ましくはN型MOSFETを含む電圧制限スイッチの対、SQ7及びSQ8が、VCCS2ーゲートから閾値電圧(1~2ボルト)を減じるために 同期整流番SQ1及びSQ2のゲートに追加されている。

[0031]

従来の半波及び全波の同期整流器の構成にこの駆動方式を実施すると、同期整流器SQ1及びSQ2のゲート電圧が浮遊状態となるであろう。従って、駆動スイッチのゲート信号へのレベルシフトが必要である。駆動スイッチへの駆動電圧のレベルシフトが、図7A及び7Bに示されている。コンデンサCC2及びCC3は、同期整流器の両端の電圧及び同期整流器SQ1及びSQ2のタイミング回路18の電圧のオーバーシュートを最小とするために、超価機構を提供する。

[0032]

本免明の外部駆動の同期整流器の新規な方法及びシステムは、変圧器の二次巻 紗両端の電圧がほぼぜロのときに同期整流器が導通する、DC-DCパワー・コ ンパータ用の外部駆動の同期整流に、効率的な利点をもたらす。本発明の更なる 利点は、この方式を様々なコンパータのトポロジーに適用できることである。本 ・フローの反転がある状態につれている。これらの状態は、2つ以上の並列なモジュールで、一方のモジュールがターンオン・フェーズで他方のモジュールが既にオンとなっている間(あるいはモジュールの動作電圧へのスタートアップ、ホット・プラグーイン)に、非常に自由な電流共用方式が使用される場合に起こり得る。外部駆動回路18が同期整流器SG1及びSG2のターンオン及びターンオフ時間の両方を決定する実施感味では、典型的な同期整流器は自動構正するのを許可されず、両方の同期整流器SG1及びSG2はインダクタの電流が負の方向に形成されるのを許可するスイッチがオフとなるとすぐに導通するであろう。最終的には、インダクタし。の電流は負の方向に増えて、モジュールが故障しなくても、これはシステムの程点からはモジュールの望ましい動作モードではない。

[0027]

D及び1-Dタイプのトポロジーでは、わずかな負の電流が、容易にモジュールの故障を引き起こす、主なスイッチでの"シュートースルー(shoot-through)"となるので、この問題はより深刻である。概して、同期整流でモジュールが並列しているとき、Oリング・ダイオードが必要とされる。より複雑な解決策は、インダクタの電流が負となるときに同期整流器SQ1及びSQ2を動作不能とするであろう。これはこの電流を正確に測定する手段と、回路を素早く動作不能にすることが必要であることを示像している。

[0028]

図5は、Oリング・ダイオード及びアクティブな電流共用がない状態で、3.3 Vのバスを駆動するための、本発明のフルブリッジの同期整流器65を使用するDC/DCコンパータの波形を示している。トレース1は出力電圧を示し、トレース2は出力電流を示し、トレース3は同期整流器SQ1及びSQ2のゲート駆動を示し、トレース4は2次パイアス電圧を示している。DC/DCモジュールの出力電流(トレース2)は、立ち上がる前の最初はわずかに負であり、これにより全波同期整流器65の期待される自動補正特性を確認している。

[0029]

発明の別の利点は、ゲート駆動信身に対するアクティブ・ダンパーとして働くス イッチSQ3及びSQ4が、同期登歳器のゲート信身に寄生発振からのパッファ を提供し、この影響を最小とするための追加の部品の必要をなくすことである。

[0033]

本発明を図示した実施形態を参照して説明したが、以上の説明は本発明を限定的に解釈することを意味するものではない。図示した実施形態の組合せによる様々な変形、並びに本発明の他の実施形態は、上記説明から当案者には理解されよう。例えば、同期整流器SQ1及びSQ2、スイッチSQ3、SQ4、SQ5及びSQ6、電圧ドライバSQ7及びSQ8はMOSFETとして示されているが、別のタイプのFETやスイッチング・デバイスを本発明に使用するのが好選であることが考えられる。従って、特許請求の範囲はあらゆるそのような変形や実施形態を含むものと理解されたい。

【図面の簡単な説明】

[図1A]

1つの同類整流器が駆動される外部駆動の同期整流を有する、従来技術の一般 的なフォワード・コンパータを表す図である。

[図1B

両方の同期整流器が駆動される外部駆動の同期整流を有する、従来技術の一般 的なフォワード・コンパータを発す図である。

[図1C

外部駆動の同期整流を有する一般的なフォワード・コンパータに対する、従来 技術の自己駆動同期整流器の電圧波形を示す図である。

[图2A]

本発明の実施形態を利用した、1つの同期登流器が駆動される外部駆動の同期 整流を有する、フォワード・コンバータを表す図である。

(図2B)

本発明の実施形態を利用した、両方の同期整流器が駆動される外部駆動の同期 整流を有する、フォワード・コンバータを表す図である。

[図3]

す図である。

本発明の実施形態を利用した、外部の制度流を有する、全波整流器を表

[图4A]、

[図4B]

本発明の実施形態を利用した、フルブリッジのトポロジーに対する外部駆動の 同期登流器の実施を表す図である。

[図4C]

負電流が出力インダクタを通じて流れる状態の間の、フルブリッジのトポロジ 一に対する外部駆動の同期整流器の電圧波形を示す図である。

[图6]

フルブリッジに適用した本発明の同期登流器を用いたDC/DCコンパータの 実験による波形を示す図である。


[図6]

電圧制御MOSFETを有する、自己駆動の同期全波整流器の実施形態を示す 図である。


【図7A】、


[図78]


同期登流器の両端の電圧のオーバーシュートを低減するコンデンサを有する、 本発明の別の実施形態を示す図である。





特表2003-513606

































フロントページの続き

(81) 指定国 EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T. LU, MC, NL, PT, SE, TR), OA(BF , BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, G M, KE, LS, MW, MZ, SD, SL, SZ, TZ , UG, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, C H, CN, CU, CZ, DE, DK, EE, ES, FI , GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, K Z, LC, LK, LR, LS, LT, LU, LV, MD , MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, S L, TJ, TM, TR, TT, UA, UG, UZ, VN , YU, ZA, ZW

- (72) 発明者 ファッリントン、 リチャード、 ダブリュー・アメリカ合衆国 テキサス州 75087,
 - アメリカ合衆国 テキサス州 75087, ヒース, スカイライン サークル 101
- (72) 発明者 スヴァルドショ、 クラエス アメリカ合衆国 テキサス州 75080, リチャードソン, グリーンリーフ ドラ イブ 704
- (72)発明者 ハート、 ウィリアム アメリカ合衆国 テキサス州 75025, プラノ、 ルドウィグ キャッスル ウェ イ 7700
- F ターム(参考) 5H006 CA02 CB03 CB05 CB07 CC02 5H730 AA02 AA14 BB23 BB57 DD04 DD32 DD42 EE02 EE03 EE08 EE10 EE13 EE72 FF18 FG05




【国際調査報告】

	INTERNATIONAL SEARCH R	EPORT 1		
	to a man to the first term and the fact to]	ir national App	ileation No
			PUT/US QO.	/41958
A. CLASSI IPC 7	FICATION OF SUBJECT MATTER H02N3/335	·······		
According to	i international Paters Classification (IPC) or to both national classifica	tion and IPC		
	SEARCHED			
IPC 7	comenstion searched (classification system followed by classificate HO2M			· · · · · · · · · · · · · · · · · · ·
Occumental	tion searched other than minimum documentation to the exterif that su	ich documents ale incli	ided in the fields so	esciec
Electronic d	ata base consulted during line international search (name of data bas	e and, where practical	search terms used)
EPO-In	ternal, WPI Data, PAJ			
с. росим	ENTS CONSIDERED TO BE RELEVANT			
Category *	Ctation of document, with indication, where appropriate, of the rele	want pareagos		Relevant to claim No.
A	PATENT ABSTRACTS OF JAPAN vol. 1995, no. 03, 28 April 1995 (1995-04-28) & JP 06 343262 A (NIPPON TELEGRAP TELEPHONE CORPORATION), 13 December 1994 (1994-12-13) abstract	н &		1,22
Α	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 03, 31 March 1997 (1997-03-31) & JP 08 289538 A (ORIGIN ELECTRIC 1 November 1996 (1996-11-01) abstract	co.),		1,22
		,		
	ner documents are listed in the continuation of box C.	L ratem tamby	readers are listed	EI GENCY
"A" docume constru- "E" partier of filting d "L" docume which caration "O" docume other of	ant defining the general state of the art which is not screen to be of particular retevance of the international sate of the published on or after the international sate of many throw doubts on priority. Cathries) or its cled to establish the publication date of another a or other spacial reason (as spacified) art forlamps to an oral disclosure, use, exhibition or nears a set multiple of the published prior to the international. Who date but	ctiod to understan invention. """ document of perfectionned be consider involve an invention connect of participants to consider document is come to consider the consideration that the consid	I not an conflict with a time principle or the law reference; the co- red novel or cannot a step whan the co- ster professions; the co- tair reference; the co- red to levelve an in- lined with one or mo- ination being obvious	the application but soony usderlying the being and the considered to commert is taken alone chaired Investors workers often when the year other 1955 down- us to a person skilled
Date of the	acqual completion of the international search	Date of mailing of	he international sea	ach teport
7	May 2001	14/05/2	100	
Name and n	neting address of the SA European Patest Office, P.B. 5818 Palembian 2 NL - 2280 HV Filsvilk Tet (+31-70) 340-2040, T± 31 651 apo ril, Fax (+31-70) 340-3016	Authorized officer Lund , M		

Form PCTASA/210 (second sheet) (July 1962)

1

page 1 of 2




INTERNATIONAL SEARCH REPORT

Ir notional Application No PCT/US 00/41958

		FC1703 0	37 41530
	ETION) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim No.
Ą	PATENT ABSTRACTS OF JAPAN vol. 1998, no. 13, 30 November 1998 (1998-11-30) & JP 10 225114 A (SHINDENGEN ELECTRIC MFG C.), 21 August 1998 (1998-08-21) abstract		1,22

page 2 of 2



INTERNATIONAL SEARCH REPORT

ir' metional Application No.

		motion on patent family mami			00/41958
Patent document died in search repor	t	Publication date	Pate rt tamily member(s)	, 	Publication date
JP 06343262	A	13-12-1994	NONE		
JP 08289538	Α	01-11-1996	NONE		
JP 10225114	A	21-08-1998	NONE		
					•
•					
•					

Form PCT/ISM250 (polar) (analysment) (July 1002)